Intel stellt kundenspezifische strukturierte ASICs für DARPA des US-Verteidigungsministeriums her
[ad_1]
Intel und die US-amerikanische Agentur für fortgeschrittene Verteidigungsforschungsprojekte (DARPA) haben diese Woche eine dreijährige Partnerschaft zur Entwicklung kundenspezifischer Chips für Verteidigungssysteme angekündigt. Im Rahmen des Vertrags wird Intel DARPA dabei unterstützen, derzeit verwendete feldprogrammierbare Gate-Arrays (FPGAs) in sogenannte strukturierte ASICs (oder eASICs) umzuwandeln, neue strukturierte ASICs für die Anforderungen von DARPA zu erstellen und benutzerdefinierte Multi-Chiplet-Plattformen für DARPA und zu entwickeln Stellen Sie diese neuen kundenspezifischen Chips auf der Fab 42 mithilfe der 10-nm-Technologie her.
“Wir kombinieren unsere fortschrittlichste strukturierte Intel eASIC-ASIC-Technologie mit modernsten Datenschnittstellen-Chiplets und verbessertem Sicherheitsschutz. Alles wird von Anfang bis Ende in den USA hergestellt”, so José Roberto Alvarez, Senior Director, CTO Office, Intel Programmable Solutions Group, sagte in einer Erklärung.
“Auf diese Weise können Entwickler von Verteidigungs- und kommerziellen Elektroniksystemen schnell kundenspezifische Chips entwickeln und bereitstellen, die auf dem fortschrittlichen 10-nm-Halbleiterprozess von Intel basieren.”
Strukturierte ASICs (anwendungsspezifische integrierte Schaltkreise) befinden sich zwischen herkömmlichen ASICs und FPGAs. Sie basieren auf vorkonstruierten und vorcharakterisierten eCells, die mithilfe eines einfachen FPGA-ähnlichen Entwurfsablaufs mithilfe einer einzigen benutzerdefinierten Schicht (genau wie FPGAs) konfiguriert werden können. Genau wie “echte” ASICs können strukturierte ASICs Funktionen wie Taktausgleich, Leistungsabfall, Signalintegritätsanalyse, integrierten Selbsttest (BIST) und integrierte Selbstreparatur (BISR) unterstützen. Kurz gesagt, strukturierte ASICs können in relativ kurzer Zeit entwickelt werden, sind jedoch schneller und verbrauchen weniger Strom als FPGAs.
Heutzutage verwendet DARPA viele FPGAs für seine Anwendungen, da das Erstellen von ASICs viel Zeit und Geld kostet und die Sicherheit gefährden kann. Die Konvertierung von FPGAs in strukturierte ASICs bietet Vorteile, führt jedoch keine neuen Funktionen ein. Der interessanteste Teil der Ankündigung ist daher, dass Intel DARPA-Plattformen speziell für seine zukünftigen Anforderungen anbieten wird. Diese Plattformen werden Chiplets mit fortschrittlicher Schnittstelle-Bus-Chip-zu-Chip-Verbindung und eingebetteter Multi-Chip-Verpackungstechnologie verwenden, um heterogene Chips in ein einziges Paket zu integrieren.
Die neuen Chips werden von Intels Fabrik in Arizona mit einer seiner 10-nm-Fertigungstechnologien stammen, die Intel für seine strukturierten ASIC-Angebote nicht verwendet.
Die Verwendung von ASICs gegenüber FPGAs bietet einen wirtschaftlichen Vorteil. Die meisten fortschrittlichen FPGAs werden außerhalb der USA hergestellt, sodass ihre Verkäufe nicht direkt zur US-Wirtschaft beitragen. Zusammen mit der Intel-Partnerschaft kündigte DARPA auch das SAHARA-Programm (Structured Array Hardware für automatisch realisierte Anwendungen) an, mit dem die Verwendung strukturierter ASICs, die im Inland in einer sicheren Umgebung hergestellt werden, erweitert werden soll.
Das SAHARA-Programm verfolgt zwei Ziele: Umstellung bestehender Anwendungen von FPGAs auf strukturierte ASICs und Verwendung neu entwickelter benutzerdefinierter strukturierter ASICs für zukünftige militärische Anwendungen.
Die manuelle Konvertierung von FPGAs in strukturierte ASICs ist ein komplexer, langwieriger und kostspieliger Prozess. Um die Ziele von SAHARA zu erreichen, wird Intel den Konvertierungsprozess sowohl für derzeit eingesetzte FPGAs als auch für zukünftige Anwendungen automatisieren.
Die neuen Chips bieten außerdem Schutzmaßnahmen gegen Sicherheitsbedrohungen in der Lieferkette. Intel wird die Sicherheitsmaßnahmen in Zusammenarbeit mit der University of Florida, Texas A & M und der University of Maryland entwickeln.
“SAHARA zielt darauf ab, die Entwurfszeit um 60%, die Engineeringkosten um das 10-fache und den Stromverbrauch um 50 Prozent zu reduzieren, indem die Konvertierung von FPGA in strukturierte ASICs automatisiert wird”, sagte Serge Leef, Programmmanager bei DARPAs Microsystems Technologiebüro. “Die Partnerschaft mit Intel wird dem DoD letztendlich erhebliche Kosten- und Ressourceneinsparungen ermöglichen und gleichzeitig den Einsatz modernster Mikroelektronik in einer Vielzahl von Anwendungen ermöglichen.”
[ad_2]
#Intel #stellt #kundenspezifische #strukturierte #ASICs #für #DARPA #des #USVerteidigungsministeriums
