Intel bestätigt die HBM-Speicherunterstützung für Sapphire Rapids im Paket
[ad_1]
In einem Dokument, das einige Tage vor Neujahr veröffentlicht wurde, bestätigte Intel, dass die kommenden Xeon Scalable-Prozessoren, die auf der Sapphire Rapids-Mikroarchitektur basieren, HBM-Speicher auf dem Paket unterstützen würden. Ein Speichersubsystem mit HBM erhöht die der CPU zur Verfügung stehende Bandbreite erheblich im Vergleich zu einem Subsystem, das herkömmliche Speichertypen wie DDR4 oder DDR5 verwendet. Dies bedeutet, dass zukünftige CPUs den heutigen GPUs ähneln könnten, wenn eine gesunde Menge an HBM-Speicher auf demselben Paket installiert ist .
HBM-Unterstützung bestätigt
In den letzten Monaten sind Gerüchte aufgetaucht, wonach Intel seine Sapphire Rapids mit HBM-Speicherunterstützung erweitern könnte. In der 42. Ausgabe der Programmierreferenz für Befehlssatzerweiterungen und zukünftige Funktionen (die von entdeckt wurde @ InstLatX64 / Twitter) Bestätigte Intel, dass Sapphire Rapids HBM-Speicher unterstützen würde.
In Kapitel 15 des Dokuments werden die Maschinenfehlercodes für zukünftige CPUs definiert, die von der Sapphire Rapids-Mikroarchitektur angetrieben werden, und in Abschnitt 15.1 werden speziell Fehlercodes erwähnt, die integrierten Speichercontrollern für diese zukünftigen Prozessoren zugeordnet sind. In diesem Kapitel werden unter anderem Fehlercodes für HBM-Befehls- / Adressparitätsfehler und HBM-Datenparitätsfehler erwähnt, was im Wesentlichen bedeutet, dass Sapphire Rapids mit HBM-Speichertypen arbeiten kann.
Bisher hat Intel offiziell bestätigt, dass sein Sapphire Rapids-Prozessor über einen 8-Kanal-DDR5-Speichercontroller verfügen wird, der mit seiner DSA-Technologie (Data Streaming Accelerator) erweitert wurde und bereits eine erhebliche Bandbreitensteigerung gegenüber den heutigen DDR4-basierten Speichersubsystemen bieten dürfte. Darüber hinaus unterstützt der Chip die Optane-Speichermodule der nächsten Generation von Intel.
Details bleiben unbekannt
Verschiedene CPU-Architekten haben sich seit langem die integrierte HBM-Unterstützung für Mikroprozessoren vorgestellt. Daher ist das Hinzufügen zu Sapphire Rapids nicht unbedingt ein Durchbruch. Es bleibt abzuwarten, wie Intel die Integration von HBM plant und wie es diese nutzen will.
Der 48-Kern-A64FX-Prozessor von Fujitsu, der Fugaku, den schnellsten Supercomputer der Welt, antreibt, verfügt über 32 GB HBM2-Speicher und sieht nicht so aus, als würde er tatsächlich DDR4-Speicher unterstützen. Der A64FX-Chip wird über einen Interposer mit seinem HBM2 verbunden, wie wir es bei Hochleistungs-GPUs sehen.
Im Gegensatz dazu ermöglichen die X3D- und Foveros 3D-Stapeltechnologien von AMD diesen Unternehmen, Chiplets und andere Arten von Chips (z. B. Speichergeräte) übereinander zu stapeln, um die Chips kleiner zu machen. Leider hat Intel nie öffentlich darüber gesprochen, ob Foveros für Sapphire Rapids verwendet werden soll oder nicht.
Wichtiger ist, wie Intel HBM auf Sapphire Rapids einsetzen will. Das Unternehmen könnte bei einigen Produkten HBM anstelle von DDR5 verwenden. Diese CPU-Modelle würden nicht so viel Speicher unterstützen wie ihre DDR5-fähigen Gegenstücke, sondern stattdessen eine enorme Bandbreite bieten. Sie würden auch viel Strom verbrauchen, sodass der Hersteller sie möglicherweise nur für ausgewählte Anwendungen verwendet.
Intel könnte auch ein Hybrid-Speichersubsystem bauen, das sowohl HBM als auch DDR5 (oder in bestimmten Fällen sogar Optane Memory) umfasst, um das Beste aus beiden Welten herauszuholen. In diesem Fall würde HBM wie ein massiver Cache zwischen der CPU und DDR5 wirken. In der Vergangenheit haben sowohl AMD als auch Intel Off-Chip-Caches verwendet, daher ist dies kein völlig neues Konzept. In der Zwischenzeit könnte die Stromversorgung hier eine Einschränkung darstellen und die Anzahl der SKUs einschränken, die möglicherweise HBM tragen.
Jede Menge Innovationen
Der Sapphire Rapids-Prozessor von Intel verspricht einen massiven Leistungs- und Funktionssprung gegenüber dem kommenden Ice Lake-SP-Chip.
Neben der brandneuen Golden Gove-Mikroarchitektur, die Intels Advanced Matrix Extensions (AMX) sowie AVX512_BF16- und AVX512_VP2INTERSECT-Anweisungen für Rechenzentrums- und Supercomputer-Workloads unterstützt, unterstützt die CPU auch PCIe Gen 5, das CXL 1.1-Protokoll. und der DSA-Beschleuniger. Um die Anzahl, Uhren und Ausbeuten des Kerns zu steigern, wird von Sapphire Rapids auch erwartet, dass es ein Chiplet-Design verwendet, obwohl dies von Intel nicht bestätigt wurde.
[ad_2]
#Intel #bestätigt #die #HBMSpeicherunterstützung #für #Sapphire #Rapids #Paket
